(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-336338

(43)公開日 平成7年(1995)12月22日

| (51) Int. C1. 6 | 識別記号 | | FI | 技術表示箇所 |
|-----------------|----------------|------------|---|----------------------|
| H 0 4 L | 7/00 | Α | | |
| G06F | 1/12 | | | |
| H 0 3 K | 17/00 | F 0570-5 J | | |
| | | | G 0 6 F | 1/04 3 4 0 D |
| | 審査請求。未請求 | ド 請求項の数 3 | OL | (全12頁) |
| (21)出願番号 | 特願平6-122174 | | (71)出願人 | 000005223 |
| | | | | 富士通株式会社 |
| (22)出願日 | 平成6年(1994)6月3日 | | | 神奈川県川崎市中原区上小田中1015番地 |
| | | | (72)発明者 | |
| | | | () , , , , , , , , , , , , , , , , , , | 福岡県福岡市博多区博多駅前三丁目22番8 |
| | | | | 号 富士通九州ディジタル・テクノロジ株 |
| | | | | 式会社内 |
| | | | (74)代理人 | |
| | | | (17)(02) | 742 7411 X |
| | | | | |
| | | • | | |
| | | | | |
| | | | | • |
| | | | | |
| | | • | • | |


(54) 【発明の名称】クロック乗せ換え回路

(57)【要約】

【目的】 クロック乗せ換え回路に関し、受信クロック と送信クロックの接近時のデータ継続性を保障する回路 を提供することを目的とする。

【構成】 受信データを受信クロックにより受け取り、送信クロックにより該受け取りデータから位相を異にする少なくとも3つのデータをつくり、第1、第2の切り換え制御信号をもちいて位相を異にする少なくとも3つのデータから一つを選ぶクロック乗せ換え部と、受信クロックと送信クロックとの位相を比較し、該2つの位相の一致を検出する位相比較部と、受信クロックと送信クロックとの位相変動方向監視する位相変動方向監視部と、位相比較部の一致結果と位相変動方向監視部の監視結果をもとに、クロック乗せ換え部に対する第1、第2の切り換え制御信号をつくる制御信号生成部とを設ける。

本 発 明 の 原 理 構 成 を 示 す 図



30

【特許請求の範囲】

【請求項1】 受信データを受信クロックにより受け取り、送信クロックにより該受け取りデータから位相を異にする少なくとも3つのデータをつくり、第1、第2の切り換え制御信号にて前記位相を異にする少なくとも3つのデータから一つを選ぶクロック乗せ換え部(1)と、前記の受信クロックと送信クロックとの位相を比較し、該2つの位相の一致を検出する位相比較部(2)と、前記受信クロックと送信クロックとの位相変動方向を監視する位相変動方向監視部(3)と、

前記の位相比較部(2) の一致結果と位相変動方向監視部(3) の監視結果をもとに、前記クロック乗せ換え部(1) に対する前記第1、第2の切り換え制御信号をつくる制御信号生成部(4) を設け、

送信データにおけるデータの欠落、2度読みを回避する ようにしたことを特徴とするクロック乗せ換え回路。

【請求項2】 上記位相比較部(2) を、受信クロックの立上がりエッジを検出する立上がり検出部(21)と、送信クロックの立上がりエッジまたは立下がりエッジを検出する立上がり立下がり検出部(22)とから構成するようにしたことを特徴とする請求項1記載のクロック乗せ換え回路。

【請求項3】 前記クロック乗換え部(1) は、 受信データを受信クロックで取り込む第1ラッチ手段

該第1ラッチ手段の出力を送信クロックで取り込む第2 ラッチ手段と、

前記第1ラッチ手段の出力を反転送信クロックで取り込む第3ラッチ手段と、

該第3ラッチ手段の出力を送信クロックで取り込む第4 ラッチ手段と、

前記第3ラッチ手段の出力と前記第4ラッチ手段の出力の何れか一方を前記第2の切り換え制御信号に基づき選択出力する第1選択手段と、

前記第2ラッチ手段の出力と前記第1選択手段の出力の何れか一方を前記第1の切り換え制御信号に基づき選択出力する第2選択手段と、

前記第1選択手段の出力を送信クロックで取込み、送信 データとする第5ラッチ手段とを有し、

前記制御信号生成部(4) は、受信クロックに対する送信クロックの位相進み/遅れに対応して、前記第3ラッチ手段の出力/第4ラッチ手段の出力が前記第1選択手段により選択されるように前記第2の切り換え信号を生成するように構成されてなること特徴とする請求項1記載のクロック乗せ換え回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、伝送装置にもちいるクロック乗せ換え回路に関するものである。伝送装置において、受信データを該受信データに同期した受信クロッ

クにより受入れ、該受信データを前記伝送装置内でつく られた送信クロックに乗せ換え、送信データとして送出 するクロック乗せ換え回路をもちいる。

【0002】このデータ処理に際し、データの欠落、データの2度読みなどを起こすことはデータの信頼性低下につながるので、これらを回避するクロック乗せ換え回路が必要になる。

[0003]

【従来の技術】以下、図8〜図10をもちいて従来例のククロック乗せ換え回路を説明する。図8は従来の一実施例回路の構成を示す図である。図9は図8における一実施例のタイミングを示す図(その1)であり、送信クロック(SCK)の位相変動が受信クロック(RCK)に対して遅れる方向の場合に対応する。

【0004】また、図10は図8における一実施例のタイミングを示す図(その2)であり、送信クロック(SCK)の位相変動が受信クロック(RCK)に対して進む方向の場合に対応する。

【0005】さらに、図9と図10の両タイムチャートに記載する信号名は、図8に記載する信号名に対応する。まず、図8から説明する。図8において、6はクロック乗せ換え部であり、4つの第1FF(フリップフロップ)61,第2FF62,第3FF64,第4FF66と、1つのINV(インバータ)63および、1つのセレクタ65よりなる。

【0006】クロック乗せ換え部6では、RCKに同期した受信データ(SDTi)をRCKに対し非同期のSCKに乗せ換え、送信データ(SDTo)として送出する。7は位相比較部であり、立上がり検出部71と立上がり立下がり検出部72よりなる。

【0007】立上がり検出部71では、RCKのマスタクロック(RCM)からRCKの立上がりエッジを検出した信号aをつくる。立上がり立下がり検出部72では、SCKのマスタクロック(SCM)からSCKの立上がりエッジを検出した信号bおよび、該SCKからSCKの立下がりエッジを検出した第1の切り換え制御信号対応の信号c(以下、信号cと称す)をつくる。

【0008】さらに、RCKはRCM(凡そRCKの8倍乃至16倍の速度をもつ)から、SCKはSCM(凡そSCKの8倍乃至16倍の速度をもつ)から、それぞれ分周してつくられるクロックである。

【0009】8は制御信号生成部であり、2つのNAND81,82と1つのFF83よりなる。NAND81では、信号aと信号bのNAND積を求め、RCKの立上がりエッジとSCKの立上がりエッジ間の接近を検出した第2の切り換え制御信号である信号d(以下、信号dと称す)をつくる。

【0010】NAND82では、信号aと信号cのNAN D積を求め、RCKの立上がりエッジとSCKの立下が りエッジ間の接近を検出した信号eをつくる。FF83で

2

は、信号dをセット(S)信号、信号eをリセット (R) 信号としてもちいて、セレクタ65を切り換える信 号 f をつくる。

【0011】以下において、図8に示すクロック乗せ換 え部6の動きを、SCKの位相変動が遅れる方向の場合 とSCKの位相変動が進む方向の場合を説明する。この 際、SDTiは、'H'のデータ1、'L'のデータ 2、 'H' のデータ3・・・の順に並ぶ正負の交互信号 とする。

1-1 SCKの位相変動が遅れる方向の場合(図9)

(a) RCKの立上がりエッジがSCKの立上がりエッジ に接近する状態の時

信号aはRCKの立上がりエッジ間が 'H' のパルス信 号であり、信号bはSCKの立上がりエッジ間が'H' のパルス信号であり、信号cはSCKの立下がりエッジ 間が 'H' のパルス信号である。

【0012】信号aと信号cが一致する点(記載を略 す)から信号aと信号bが一致するX点迄の間では、信 号dと信号eは常に'H'になり、信号fは'L'にな る。第1FF61では、記載していないSDTiをRCK 20 の立 hがりエッジでラッチし、データ 1、データ 2、デ ータ3の順に読み出す。

【0013】第2FF62では、第1FF出力をSCKの 立上がりエッジでラッチし、データ1、データ2の順に 読み出す。第3FF64では、SCKをINV63で反転し たクロック (反転SCK) の立上がりエッジで第1FF 出力をラッチし、データ1、データ2、データ3の順に 読み出す。

【0014】このように読み出すと、第2FF62と第3 FF64の出力の順序は第3FF64、第2FF62の順にな 30 る。さらに、信号 f は 'L' なので、セレクタ65は0側 の第2FF出力を選択してデータ1、データ2の順に送 出する。

【0015】従って、第4FF66では、第2FF出力を SCKの立上がりエッジにしラッチし、第2FF出力よ り半SCK周期遅れのデータ1を最終出力のSDT oと して送出する。

(b) RCKの立上がりエッジがSCKの立上がりエッジ より離れる状態の時

以下、前記1-1 と異なる点を中心に説明する。

【0016】X点に至ると、信号aと信号bとのタイミ ングは一致する。この際、信号dは'L'に切り換わ り、信号 e は ${}^{'}$ H ${}^{'}$ を維持し、信号 f は X 点における信 号dの'H'を検出して'H'に切り換わる。

【0017】X点から離れると、信号dは'H'を維持 し、信号 e と信号 f も 'H' を維持する。第 1 F F 61で は、データ3の次のデータ4、データ5、データ6・・ ・の順に読み出す。

【0018】第2FF62では、X点の次に来るRCKの

より進むようになるので、まずX点でデータ3を読み出 し、次はデータ4を飛ばしてデータ5、データ6・・・ の順に読み出す。

【0019】第3FF64では、データ3、データ4、デ ータ5・・・の順に読み出す。さらに、セレクタ65で は、信号fは'H'なので1側を選択し、まずはデータ 幅の短いデータ3、次に通常幅のデータ4・・・の順に 送出する。

【0020】従って、第4FF66では、データ3はデー 10 タ幅が短いので読み出されず、データ2の次にデータ 4、以後はデータ5、データ6・・・の順に読み出して 最終出力のSDToとする。

【0021】以上をまとめて、第4FF66では、セレク タ65から出力されるデータ3のデータ幅が短くなるた め、SCKの立上がりエッジで該データ3をラッチでき ないようになり、SDToの中からデータ3は欠落する ようになる。

1-2 SCKの位相変動が進む方向の場合 (図10) 以下、前記1-1(a),(b)と異なる点を中心に説明する。 2-1 SCKの立上がりエッジがRCKの立上がりエッジ に接近する状態の時

X点迄は、信号aと信号bおよび信号cのタイミングは 不一致であり、信号dと信号eは'H'であり、信号f は 'L' である。

【0022】第1FF61では、SDTiをデータ1、デ ータ2、データ3の順に読み出す。第2FF62では、デ ータ1、データ2、データ3の順に読み出す。また、第 3FF64では、データ1、データ2、データ3の順に読 み出す。

【0023】このように読み出すと、2つの読み出し順 序は第2FF出力、第3FF出力になる。さらに、信号 fは 'L' なので、セレクタ65は0側、即ち第2FF出 力を選択し、セレクタ65はデータ1、データ2、データ 3の順に出力する。

【0024】従って、第4FF66では、該第2FF出力 より半SCK周期遅れのデータ1、データ2・・・を読 み出して最終出力のSDToとする。

2-2 SCKの立上がりエッジがRCKの立上がりエッジ より離れる状態の時

40 X点に至ると、信号aと信号bとのタイミングは一致す る。この際、信号dは'L'に切り換わり、信号eは 'H'を維持し、信号 f はX点における信号 d の 'H' を検出して 'H' に切り換わる。

【0025】X点から離れると、信号dは'H'を維持 し、信号eと信号fも 'H' を維持する。第1FF61で は、データ3の次にデータ4、データ5・・・の順に読 み出す。

【0026】第2FF62では、X点においてSCKの立 上がりエッジでデータ3は2度読みし、データ3、デー 立上がりエッジの位相がSCKの立上がりエッジの位相 50 タ4、データ5・・・の順に読み出す。第3FF64で

は、データ3の次にデータ4、データ5・・の順に読み出す。

【0027】さらに、セレクタ65では、信号fは'H'なので1側、即ち第3FF出力を選択し、まずデータ3、次にデータ幅の短いデータ3、以後は通常のデータ幅のデータ4、データ5・・・の順に出力する。

【0028】従って、第4FF66では、第2FF出力より半SCK周期遅れのデータ3、データ4・・・の順に読み出して最終出力のSDToとする。以上をまとめて、第4FF66では、セレクタ65の出力のデータ幅はSCKの立上がりエッジでラッチできる長さなので、最終出力であるSDToの継続性は保障できる。

[0029]

【発明が解決しようとする課題】従って、従来例の技術においては、SCKの位相変動がRCKに対して遅れる方向の場合は、1回目のRCKの立上がりエッジとSCKの立下がりエッジの接近時において、データの欠落が起こるという課題がある。

【0030】本発明は、SCKの位相変動がRCKに対して遅れる方向の場合、進む方向の場合にかかわらず、1回目のRCKの立上がりエッジとSCKの立下がりエッジの接近に対してデータの継続性が保障されるクロック乗せ換え回路を提供することを目的とする。

[0031]

【課題を解決するための手段】上記の目的を達成するため、第1発明では図1に示すごとく、受信データを受信クロックにより受け取り、送信クロックにより該受け取りデータから位相を異にする少なくとも3つのデータをつくり、第1、第2の切り換え制御信号にて前記位相を異にする少なくとも3つのデータから一つを選ぶクロックと受信クロックとの位相を比較し、該2つの位相の一致を検出する位相変動方向を監視する位相変動方向監視部3と、前記の位相を助方向を監視する位相変動方向監視部3の監視結果と位相変動方向監視部3の監視結果をもとに、前記クロック乗せ換え部1に対する前記第1、第2の切り換え制御信号をつくる制御信号生成部4を設け、送信データにおけるデータの欠落、2度読みを回避するように構成する。

【0032】また、第2発明では図2に示すごとく、上記位相比較部2を、受信クロックの立上がりエッジを検出する立上がり検出部21と、送信クロックの立上がりエッジまたは立下がりエッジを検出する立上がり立下がり検出部22とから構成するようにする。

【0033】さらに、第3発明では図2に示すごとく、前記クロック乗換え部1は、受信データを受信クロックで取り込む第1ラッチ手段と、該第1ラッチ手段の出力を送信クロックで取り込む第2ラッチ手段と、前記第1ラッチ手段の出力を反転送信クロックで取り込む第3ラッチ手段と、該第3ラッチ手段の出力を送信クロックで

取り込む第4ラッチ手段と、前記第3ラッチ手段の出力と前記第4ラッチ手段の出力の何れか一方を前記第2の切り換え制御信号に基づき選択出力する第1選択手段と、前記第2ラッチ手段の出力と前記第1選択手段の出力の何れか一方を前記第1の切り換え制御信号に基づき選択出力する第2選択手段と、前記第1選択手段の出力を送信クロックで取込み、送信データとする第5ラッチ手段とを有し、前記制御信号生成部4において、受信クロックに対する送信クロックの位相進み/遅れに対応して、前記第3ラッチ手段の出力/第4ラッチ手段の出力が前記第1選択手段により選択されるように前記第2の切り換え信号を生成するよう構成する。

6

[0034]

20

【作用】第1発明は図1に示すように、クロック乗せ換え部1では、受信データを受信クロックにより受け取り、送信クロックにより該受け取りデータから位相を異にする少なくとも3つのデータをつくり、第1、第2の切り換え制御信号にて前記位相を異にする少なくとも3つのデータから一つを選ぶようにし、位相比較部2では、前記の受信クロックと送信クロックとの位相を比較し、該2つの位相の一致を検出するようにする。

【0035】また、位相変動方向監視部3では、前記受信クロックと送信クロックとの位相変動方向を監視するようにし、制御信号生成部4では、前記の位相比較部2の一致結果と位相変動方向監視部3の監視結果をもとに、前記クロック乗せ換え部1に対する前記第1、第2の切り換え制御信号をつくるようにする。

【0036】従って、前記クロック乗せ換え部1を前記第1、第2の切り換え制御信号により制御を行うことにより、送信クロックの位相変動が遅れる方向の場合および進む方向の場合にも、1回目の受信クロックの立上がりエッジと送信クロックの立上がりエッジの接近に対して最終出力データが保障できるように対応することが可能である。

【0037】更に、第3発明は図2に示すように、前記 クロック乗換え部1の中に備えた、第1ラッチ手段では 受信データを受信クロックで取り込み、第2ラッチ手段 では該第1ラッチ手段の出力を送信クロックで取り込 み、第3ラッチ手段では前記第1ラッチ手段の出力を反 転送信クロックで取り込み、第4ラッチ手段では該第3 ラッチ手段の出力を送信クロックで取り込むようにす る。

【0038】また、第1選択手段では前記第3ラッチ手段の出力と前記第4ラッチ手段の出力の何れか一方を前記第2の切り換え制御信号に基づき選択出力し、第2選択手段では前記第2ラッチ手段の出力と前記第1選択手段の出力の何れか一方を前記第1の切り換え制御信号に基づき選択出力し、そして、第5ラッチ手段では前記第2選択手段の出力を送信クロックで取込んで送信データとして送出するようにする。

【0039】従って、受信クロックに対する送信クロックの位相遅れに対しては第4ラッチ手段の出力を有効とし、また送信クロックの位相進みに対しては第3ラッチ手段の出力を有効とするように、前記第2の切り換え信号にて前記第1選択手段を制御することにより、受信クロックに対する送信クロックの位相進み/遅れ時に生じるデータの欠落を防止することが可能になる。

[0040]

【実施例】以下において、図2~図4と図5~図7にわけて本発明を説明する。なお、従来例の図8~図10と同一の構成または作用をもつものについては、その説明を簡単にする。

1. 第1実施例の説明:図2~図4参照

図2は本発明の一実施例回路の構成を示す図であり、図3は図2における一実施例のタイミングを示す図(その1)であり、図4は図2における一実施例のタイミングを示す図(その2)である。

【0041】また、図3は送信クロック(SCK)の位相変動が受信クロック(RCK)に対して進む方向の場合に対応し、図4は送信クロック(SCK)の位相変動が受信クロック(RCK)に対して進む方向の場合に対応している。

【0042】さらに、図3と図4の両タイムチャートに記載する信号名は、図2に記載する信号名に対応する。以下、図2、図3、図4の順に説明を展開する。図2において、1はクロック乗せ換え部であり、5つの第1FF11,第2FF12,第3FF14,第4FF15,第5FF18と、1つのINV13および、2つの第1セレクタ16,第2セレクタ17よりなる。

【0043】詳細は後記するが、クロック乗せ換え部1では、第1FF出力をもとに位相が異なる第2FF出力、第3FF出力、第4FF出力の3つの信号をつくり、該3信号を切り換えてRCKに対し非同期のSCKに乗せ換え、正常なSDToとして送出するようにしている。

【0044】21と22の各回路は、RCKの立上がりエッジとSCKの立上がりエッジ或いは立下がりエッジとの一致を検出する位相比較部2に対応し、21は立上がり検出部であり、22は立上がり立下がり検出部である。

【0045】立上がり検出部21では、RCMからRCKの立上がりエッジを検出した出力Aをつくる。立上がり立下がり検出部22では、SCMからSCKの立上がりエッジを検出した出力Bをつくり、また、SCMからSCKの立下がりエッジを検出した出力Cをつくる。

【0046】さらに、RCKとRCM、SCKとSCMの速度比は凡そ8倍乃至16倍であることは従来例と同様である。31と32の各回路は、RCKに対しSCKの位相変動の方向を監視するための位相変動方向監視部3に対応し、31は位相職別パルス生成部であり、32は位相変動方向判断部である。

【0047】位相識別パルス生成部31では、SCMとSCKから、SCKと同期しかつ位相が異なるパルス信号の2つのラッチ信号(LAT1、LAT2)をつくる。位相変動方向判断部32では、前記のLAT1およびLAT2とRCKからつくられた出力Aとの位相差を判断し、判断結果の信号Dと信号Eをつくる。

【0048】信号D= 'H' は、LAT1とLAT2の各レベルをRCKの立上がりエッジで検出し、LAT1= 'H'、LAT2= 'L' からLAT1= 'H'、LAT2= 'H' へ転ずる場合に得られる。

【0049】信号E= 'H' は、LAT1とLAT2の各レベルをRCKの立上がりエッジで検出し、LAT1= 'H'、LAT2= 'H' からLAT1= 'L'、LAT2= 'H' 転ずる場合に得られる。

【0050】この際、信号Dの'H'はSCKの位相変動がRCKより遅れる方向の場合を示し、信号Eの

'H' はSCKの位相変動がRCKより進む方向の場合を示す。4は制御信号生成部であり、2つのNAND41、42と2つの第6FF43、第7FF44よりなる。

【0051】NAND41では、前記の出力Aと出力Bと のNAND積をとり、RCKの立上がりエッジとSCK の立上がりエッジの接近を検出した信号A(負極性)と をつくる。

【0052】NAND42では、前記の出力Aと出力CとのNAND積をとり、RCKの立上がりエッジとSCKの立下がりエッジの接近を検出した信号B(負極性)とをつくる。

【0053】第6FF43では、信号Aが'H'から 'L'に転ずると、信号Cは'L'から'H'に転じ る。また、信号Bが'H'から'L'に転ずると、信号 Cは'H'から'L'に転ずる。該信号Cは第2セレク タ17の第1の切り換え制御信号として働く。

【0054】第7FF44では、信号Dが 'H' から 'L' に転ずると、信号Fは 'L' から 'H' に転ずる。また、信号Eが 'H' から 'L' に転ずると、信号Fは 'H' から 'L' に転ずる。該信号Fは第1セレクタ16の第2の切り換え制御信号として働く。

【0055】以下、図3をもちいてSCKの位相変動が 遅れる方向の場合を説明し、図4をもちいてSCKの位 相変動が進む方向の場合を説明する。この際、SDTi は、'H'のデータ1、'L'のデータ2、'H'のデ ータ3・・・の順に続く正負の交互信号であることは、 従来例の通りである。

1-1 SCKの位相変動が遅れる方向の場合 (図3) 第6FF43が初期リセットされているので、信号Fは常 に'L'であり、第1セレクタ16は0側の第4FF15の 出力を選択している。

(a) RCKの立上がりエッジがSCKの立上がりエッジ に接近する状態の時

50 RCKの立上がりエッジとSCKの立下がりエッジとが

一致する点(記載を略す)からRCKの立上がりエッジとSCKの立上がりエッジが一致するX点迄の間では、信号A、Bは共に 'H' だから信号Cは 'L' であり、第2セレクタ17は0側が有効になり、1側は無効になり、第1セレクタ16の出力は第2セレクタ17を通らない。

【0056】この際、第5FF18では、第2セレクタ17の出力(第2FF12の出力)をSCKでラッチし、該第2FF出力より1SCK周期遅れのデータ1を最終出力のSDToとする。

(h) RCKの立上がりエッジがSCKの立上がりエッジ より離れる状態の時

RCKの立上がりエッジとSCKの立上がりエッジが一致するX点では、信号Cは'L'から'H'に切り換わり、第2セレクタ17は第1セレクタ16からの出力(第4FF15の出力)を選択する。

【0057】また、Y点では、位相変動方向判断部32は SCKの位相変動がRCKに対して遅れる方向であると 判断し、信号Eは1RCK周期幅だけ'L'になるか、 または信号Fは'L'のままなので、第1セレクタ16は 0側の第4FF15の出力を選択している。

【0058】この際、第2セレクタ17からの出力のデータ幅は、第5FF18においてSCKの立上がりエッジでラッチできるデータ長である。X点以後において、第5FF18では、第1セレクタ16の出力(第4FF出力)をSCKでラッチし、該第4FF出力より半SCK周期遅れのデータ2、データ3・・・を最終出力のSDToとする

【0059】さらに、位相変動方向判断部32がSCKの位相変動が遅れる方向であると判断したY点において、信号Eは1RCKの間だけ'L'になるが、該'L'は第7FF44に無効であり、その説明を省略する。

【0060】以上をまとめて、SDToは、データ1、 データ2・・・と続く正常なデータになる。

1-2 SCKの位相変動が進む方向の場合 (図4)

SCK位相変動方向判断部32がSCKの位相変動が進む方向であると判断したZ点において、信号Dの立下がりエッジの 'L'を検出して信号Fは'L'から'H'に切り換わり、第1セレクタ16は1側の第3 F F 14の出力を選択するようになる。

(a) SCKの立上がりエッジがRCKの立上がりエッジ に接近する状態の時

Z点迄の間は、信号Cは'L'であり、信号Fも'L'である。この際、第2セレクタ17は0側、即ち第2FF12の出力を選択し、第5FF18では、第2FF出力より半SCK周期遅れのデータ1を送出する。

(b) SCKの立上がりエッジがRCKの立上がりエッジ より離れる状態の時

Z点で信号Fは'L'から'H'に転じるが、信号Fの 'L'から'H'への変化は第2セレクタ17には無効で 50 ある。

【0061】 Z点から X点迄の間では、信号Cは'L'なので第2セレクタ17は第2FF12の出力を選択し、第5FF18では、第2FF出力より半SCK周期遅れのデータ2を送出する。

10

【0062】 X点において、RCKの立上がりエッジがSCKの立上がりエッジに接近した時、信号Cは'L'から'H'に切り換わり、第2セレクタ17は第1セレクタ16の出力(第3FF14の出力)を選択する。

10 【0063】従って、第5FF18では、第3FF出力より半SCK周期遅れのデータ3、データ4・・・を送出する。以上をまとめて、第5FF18では、第2セレクタ17の出力のデータ幅はSCKの立上がりエッジでラッチできる長さなので内容の保障ができ、SDToはデータ1、データ2・・・と続く正常なデータになる。

2. 第2実施例の説明:図5~図7参照

図5は本発明の他の実施例回路の構成を示す図であり、図6は図5における一実施例のタイミングを示す図(その1)であり、図7は図5における一実施例のタイミングを示す図(その2)である。

【0064】なお、図6は送信クロック (SCK) の位相変動が受信クロック (RCK) に対して進む方向の場合に対応し、図7は送信クロック (SCK) の位相変動が受信クロック (RCK) に対して進む方向の場合に対応する。

【0065】また、図6と図7の両タイムチャートに記載する信号名は図5に記載する信号名に対応している。以下、図5の説明を図6、図7を参照し行う。図5において、1はクロック乗せ換え部であり、5つの第1FF3011、第2FF12、第3FF14、第4FF15、第5FF18と、2つの第1セレクタ16と第2セレクタ17よりなる。なお、図2に比べてINV13が除かれている。

【0066】第1FF11では、入力するSDTiをRC Kでラッチし、該第1FF11のラッチ出力を3つに分岐 して第2FF12、第3FF14、第4FF15に加え、後記 する信号K、信号L、信号Mの中間信号をもとに、SD Tiから位相を異にする3つのラッチ信号(SDTiと 同じ)をつくる。

【0067】第2FF12では、第1FF11の出力を信号 40 Kでラッチして、該第1FF11の出力を第1セレクタ16 の0側に加える。第3FF14では、第1FF11の出力を 信号Lでラッチして、該第1FF11の出力を第2セレク タ17の1側に加える。さらに第4FF15では、第1FF 11の出力を信号Mでラッチして、該第1FF11の出力を 第1セレクタ16の1側に加える。

【0068】第1セレクタ16では、信号Fを第2の切り 換え制御信号にもちいて、信号Fが'L'なら第2FF 12の出力を選択するよう動き、信号Fが'H'なら第4 FF15の出力を選択するように動き、該選択結果を第2 セレクタ17の0側に加える。 【0069】第2セレクタ17では、信号Cを第1の切り換え制御信号にもちいて、信号Cが'L'なら第1セレクタ16の出力を選択するように動き、信号Cが'H'ならば第3FF14の出力を選択するように動く。

【0070】第5FF18では、第2セレクタ17から出力される信号 J を非同期のSCKに乗せ換え、最終出力のSDToとしている。以下、クロック乗せ換え部1において、第1の切り換え制御信号の信号Cと第2の切り換え制御信号の信号Fおよび、受信データを処理する信号K、信号L、信号Mをつくる回路の説明を行う。

【0071】23と24の各回路は位相比較部2に対応し、23は立下がり検出部であり、24はウィンドウパルス生成部である。立下がり検出部23では、RCMからRCKの立下がりエッジを検出した前記信号Aをつくる。

【0072】ウィンドウパルス生成部24では、SCKとSCMから、SCKの立下がりエッジ付近をマスクするウィンドウパルスの前記信号Gをつくる。比較部25では、信号Aと信号Gの比較を行う。該比較結果は、SCKの位相変動が遅れる方向の場合は'L'になり、また、SCKの位相変動が進む方向の場合は'H'になる

【0073】31と32の各回路は位相変動方向監視部3に対応し、31は位相識別パルス生成部であり、32は位相変動方向判断部である。位相識別パルス生成部31では、SCMとSCKから該SCKに同期しかつそれぞれ位相の異なる前記の信号K、信号L、信号Mをつくる。

【0074】位相変動方向判断部32では、前記の信号 K、信号L、信号Mと前記信号Aとを比較し、SCKの位相変動がRCKに対して遅れる方向であると判断した場合は一方の信号Hを 'H' にし、SCKの位相変動が RCKに対して進む方向であると判断した場合は他方の信号 I を 'L' にするように動く。

【0075】制御信号生成部4では、比較部25の比較結果をもとに、クロック乗せ換え部1の第2セレクタ17を切り換える第1の切り換え制御信号の信号Cと、第1セレクタ16を切り換える第2の切り換え制御信号の信号Fをつくる。

【0076】この際、SCKの位相変動が遅れる方向の場合は信号Fは'L'になり、SCKの位相変動が進む方向の場合は信号Fは'H'になる。このように、第2セレクタ17が第1セレクタ16の出力を選択し、第1セレクタ16が第2FF12の出力を選択している状態からの切り換えには、SCKの位相変動がRCKに対して遅れる方向の場合と進む方向の場合の2つが存在する。

【0077】さらに、RCKとRCM、SCKとSCMの速度比は凡そ8倍乃至16倍であることは前記と同様である。

2-1 SCKの位相変動が遅れる方向の場合(図6)図6に示す、SDTi、RCK、信号A、SCK、信号G、信号K、信号L、信号Mのつくる方法等は、前記説 50

明と重複するので省略する。

【0078】位相変動方向判断部32が、SCKの位相変動が遅れる方向であると判断しているので信号Fは常に 'L'のままであり、第1セレクタ16は第2FF12の出力を選択する。

12

【0079】 X点迄は、信号Aの立上がりエッジが信号 Gの 'H' 区間内にあるので信号Cは 'H' であり、第 2セレクタ17は第3FF14の出力を選択するので、第2 セレクタ17が出力する信号」は、信号Lの立上がりエッ 10 ジに同期した第3FF14の出力となる。

【0080】従って、SDToは信号Lに同期した第3FF14の出力をSCKでラッチした送信信号になる。X点に至ると、信号Aの立上がりエッジが信号Gの'H'区間から外れるので信号Cは'H'から'L'に切り換わり、第2セレクタ17は第2FF12の出力を選択する。【0081】このように信号Cが'H'から'L'に切り換わると、第2セレクタ17の出力は、信号Kの立上がりエッジに同期した第2FF12の出力に切り換わる。従って、SDToは信号Kに同期した第2FF12の出力をSCKでラッチした信号になる。

【0082】以上をまとめると、第5FF18では、第2セレクタ17からの出力のデータ幅をSCKの立上がりエッジでラッチできる長さになるように信号K、信号L、信号Mの時間幅を設定しているので、SDToの内容は保障できる。

2-2 SCKの位相変動が進む方向の場合 (図7)

SCK位相変動方向判断部32が、SCKの位相変動が進む方向であると判断しているので、信号Fは'L'から'H'に切り換わり、第1セレクタ16は第4FF15の出力を選択する。

【0083】 X点迄は、信号Aの立上がりエッジが信号 Gの 'H'区間内にあるので信号Cは'H'であり、第 2セレクタ17は第3FF14の出力を選択するので、第2 セレクタ17が出力する信号」は、信号Lの立上がりエッ ジに同期した第3FF14の出力となる。

【0084】X点に至ると、信号Aの立上がりエッジが信号Gの'H'区間から外れ、信号Cは'H'から

'L'に切り換わり、第2セレクタ17は第4FF15の出力を選択する。

【0085】この際、信号」は信号Mの立上がりエッジでラッチした第4FF15の出力に切り換わり、該信号」は信号Mの立上がりエッジに同期した信号となり、SDToは信号Mに同期した信号」をSCKでラッチした信号となる。

【0086】以上をまとめると、第5FF18では、第2セレクタ17の出力のデータ幅をSCKの立上がりエッジでラッチできる長さになるように信号K、信号L、信号Mを設定しているので、SDToの内容は保障できる。

[0087]

【発明の効果】以上の説明から明らかなように本発明に


よれば、クロック乗せ換えを行う際、受信クロックに対して送信クロックの位相変動が遅れる方向であっても、 進む方向であっても柔軟に対応可能となる効果を奏し、 1回目の受信クロックの立上がりエッジと送信クロック の立上がりエッジの接近では最終の送信データが保障でき、クロック乗せ換え回路のデータの信頼性向上に寄与するところが大きいという効果を奏する。

【図面の簡単な説明】

- 【図1】 本発明の原理構成を示す図
- 【図2】 本発明の一実施例回路の構成を示す図
- 【図3】 図2おける一実施例のタイミングを示す図(その1)
- 【図4】 図2おける一実施例のタイミングを示す図(その2)
- 【図5】 本発明の他の実施例回路の構成を示す図
- 【図 6 】 図 5 おける一実施例のタイミングを示す図(その 1)

【図1】

本効明の原理物成を示す図



14 図 5 おける一実施例のタイミングを示す図

【図8】 従来の一実施例回路の構成を示す図

【図9】 図8おける一実施例のタイミングを示す図 (その1)

【図10】 図8おける一実施例のタイミングを示す図 (その2)

【符号の説明】

- 1 クロック乗せ換え部
- 10 2 位相比較部


【図7】

(その2)


- 3 位相変動方向監視部
- 4 制御信号生成部
- 21 立上がり検出部
- 22 立上がり立下がり検出部
- 23 立下がり検出部
- 24 ウィンドウパルス生成部

【図3】


図2における一段施餌のタイミングを示す図(その 1)




【図2】




【図4】




【図9】




【図5】




【図6】




【図7】







【図8】

促 來 の 一 食 粒 例 凹 路 の な 成 を 示 す 図



【図10】







INDEXX DETAIL JAPANESE

1 / 1

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-336338

(43) Date of publication of application : 22.12.1995

(51) Int. CI.

H04L 7/00 G06F 1/12 H03K 17/00

(21) Application number : 06-122174

(71) Applicant : FUJITSU LTD

(22) Date of filing:

03, 06, 1994


(72) Inventor: KUBO TAKEO

(54) CLOCK SWITCHING CIRCUIT

(57) Abstract:

PURPOSE: To guarantee data continuity at the time of approaching transmission and reception clocks by generating first and second changeover control signals for a clock switching part based on the coincidence result of a phase comparator part and the monitored result of a phase fluctuation direction monitoring part.

CONSTITUTION: The clock switching part 1 receives reception data by the reception clock and prepares three pieces of data with different phases from the received data by the transmission clock. Then, one of the three pieces of the data with different phases is selected by the first and second changeover control signals. In the phase comparator part 2, the phases of the reception and transmission clocks are compared and the coincidence of both is detected. The phase fluctuation direction



monitoring part 3 monitors the phase fluctuation direction of the reception and transmission clocks and a control signal generation part 4 prepares the first and second changeover control signals for the clock switching part 1 by the coincidence result of the comparator part 2 and the monitored result of the monitoring part 3. The switching part 1 is controlled by the changeover control signals and coping is performed so as to guarantee final output data against the approach of the rising edges of both reception and transmission clocks.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection]